mastodon.world is one of the many independent Mastodon servers you can use to participate in the fediverse.
Generic Mastodon server for anyone to use.

Server stats:

8.5K
active users

#hdl

1 post1 participant0 posts today

🌗 SUS 硬體描述語言文件:安裝範例
➤ 簡潔、可控、同步:SUS HDL 的核心理念
sus-lang.org/
本文件介紹了 SUS 硬體描述語言 (HDL),它作為 Verilog 和 VHDL 的替代方案,專注於簡潔的語法和對硬體複雜性的可管理性。SUS 透過延遲計數實現易於理解的定時和流水線,並提供強大的元程式設計功能。它旨在與現有的合成工具兼容,讓設計師能更直觀地建立網路表,但它要求硬體設計必須是同步的。文件也概述了 SUS 的主要特性、優勢以及未涵蓋的方面,並提供了學習資源和社羣連結。
+ 「這個 SUS 語言聽起來很吸引人,如果能真的讓硬體設計更容易上手,對入門者來說會很有幫助。」
+ 「雖然限制於同步設計,但它對定時的控制讓人印象深刻。對於高效率的硬體設計來說,這可能是一個不錯的選擇。」
#硬體設計 #HDL #SUS語言

CADR4 #MIT #CADR #LispM #LispMachine current status is we are optimizing the simulation runtime (it takes about 10 minutes to run through almost all the boot PROM to the point we are accessing memory -- which isn't fun when you want to work on accessing memory).

#Lisp #VHDL #HDL

github.com/ams/cadr4

CADR4 -- accurate model of the MIT CADR. Contribute to ams/cadr4 development by creating an account on GitHub.
GitHubGitHub - ams/cadr4: CADR4 -- accurate model of the MIT CADRCADR4 -- accurate model of the MIT CADR. Contribute to ams/cadr4 development by creating an account on GitHub.
Replied in thread

@jalefkowit

It's an interesting point you highlight because I've never thought of things through that paradigm. Now that I see it, I realise I'm hoping to transition to #openBSD because I believe of mainstream operating systems, it probably has the best #DX.

In this particular case, I believe that the developers exploit that in order to optimise for what might be called #security which impresses me.

I realise it's probably an outlier in this regard!

Упрощение прототипирования и верификации RTL с помощью Python

Всем привет! Хочу поделиться своим опытом использования Python на этапах прототипирования RTL-модулей и последующей верификации. Как RTL-инженер, я часто создаю модели на Python для быстрой проверки логики и алгоритмов будущего RTL. Это подход уменьшает вероятность последующих правок в логике RTL в случае если алгоритм не подходит. Однако при переходе к тестированию на SystemVerilog всегда возникала проблема с переиспользованием написанной Python модели устройства: нужно было писать обвязку на C и использовать DPI-C интерфейсы, чтобы интегрировать Python-код модели в верификационную среду. Это занимало время и было неудобно. Недавно я открыл для себя библиотеку PyStim (Bind Python & SystemVerilog), которая кардинально упростила процесс. PyStim позволяет напрямую вызывать Python-методы и работать с Python-объектами из среды SystemVerilog без необходимости писать обвязку на C или использовать DPI-C . Это значительно снизило трудозатраты и ускорило адаптацию уже готового Python-кода в тестбенче.

habr.com/ru/articles/911674/

ХабрУпрощение прототипирования и верификации RTL с помощью PythonВсем привет! Хочу поделиться своим опытом использования Python на этапах прототипирования RTL-модулей и последующей верификации. Как RTL-инженер, я часто создаю модели на Python для быстрой проверки...

👋 Hi, I’m Max! I’m an engineer passionate about both hardware & software. I'm a Principal Engineer at Intel helping to shape the future of hardware, and I lead the open-source ROHD project, making hardware development more accessible and fun.

I enjoy working on personal projects (especially with Dart), snowboarding 🏂, gaming 🎮, and exploring new tech.

Excited to connect with folks in open-source, hardware, and beyond! 🚀