SUS 硬體描述語言文件：安裝範例
➤ 簡潔、可控、同步：SUS HDL 的核心理念
✤ https://sus-lang.org/
本文件介紹了 SUS 硬體描述語言 (HDL)，它作為 Verilog 和 VHDL 的替代方案，專注於簡潔的語法和對硬體複雜性的可管理性。SUS 透過延遲計數實現易於理解的定時和流水線，並提供強大的元程式設計功能。它旨在與現有的合成工具兼容，讓設計師能更直觀地建立網路表，但它要求硬體設計必須是同步的。文件也概述了 SUS 的主要特性、優勢以及未涵蓋的方面，並提供了學習資源和社羣連結。
+ 「這個 SUS 語言聽起來很吸引人，如果能真的讓硬體設計更容易上手，對入門者來說會很有幫助。」
+ 「雖然限制於同步設計，但它對定時的控制讓人印象深刻。對於高效率的硬體設計來說，這可能是一個不錯的選擇。」
#硬體設計 #HDL #SUS語言

CADR4 #MIT #CADR #LispM #LispMachine current status is we are optimizing the simulation runtime (it takes about 10 minutes to run through almost all the boot PROM to the point we are accessing memory -- which isn't fun when you want to work on accessing memory).

#Lisp #VHDL #HDL

https://github.com/ams/cadr4

Упрощение прототипирования и верификации RTL с помощью Python

Всем привет! Хочу поделиться своим опытом использования Python на этапах прототипирования RTL-модулей и последующей верификации. Как RTL-инженер, я часто создаю модели на Python для быстрой проверки логики и алгоритмов будущего RTL. Это подход уменьшает вероятность последующих правок в логике RTL в случае если алгоритм не подходит. Однако при переходе к тестированию на SystemVerilog всегда возникала проблема с переиспользованием написанной Python модели устройства: нужно было писать обвязку на C и использовать DPI-C интерфейсы, чтобы интегрировать Python-код модели в верификационную среду. Это занимало время и было неудобно. Недавно я открыл для себя библиотеку PyStim (Bind Python & SystemVerilog), которая кардинально упростила процесс. PyStim позволяет напрямую вызывать Python-методы и работать с Python-объектами из среды SystemVerilog без необходимости писать обвязку на C или использовать DPI-C . Это значительно снизило трудозатраты и ускорило адаптацию уже готового Python-кода в тестбенче.

https://habr.com/ru/articles/911674/

The Spade Hardware Description Language https://hackaday.com/2025/04/13/the-spade-hardware-description-language/ #HardwareDescriptionLanguage #SpadeLanguage #hardware #verilog #FPGA #ASIC #fpga #vhdl #hdl

The Spade Hardware Description Language - Spade is an open-source hardware description language (HDL) developed at Linköping... - https://hackaday.com/2025/04/13/the-spade-hardware-description-language/ #hardwaredescriptionlanguage #spadelanguage #hardware #verilog #fpga #asic #vhdl #hdl

Network Meta-Analysis of Metabolic Effects of Olive-Oil in Humans Shows the Importance of Olive Oil Consumption With Moderate Polyphenol Levels as Part of the Mediterranean Diet https://www.diningandcooking.com/2002898/network-meta-analysis-of-metabolic-effects-of-olive-oil-in-humans-shows-the-importance-of-olive-oil-consumption-with-moderate-polyphenol-levels-as-part-of-the-mediterranean-diet/ #cholesterol #glucose #hdl #Mediterranean #MediterraneanDiet #MediterraneanOliveOil #metabolism #Olive #OliveOil #polyphenols

Check out @dutracgi 's very cool #16APSK #FPGA Modulator written in #PipelineC #HDL !
#dsp #sdr #rf #apsk #dac #deltasigma #space #qam #radio #hardware https://www.linkedin.com/pulse/16-apsk-modulator-fpga-using-pipelinec-hdl-paulo-dutra-79uce/?trackingId=ldQbwhDmRd%2BU7F35jVGjAQ%3D%3D

#HDL hell, chapter in/out:

```
SI_SPI_DIN: out std_logic;
SI_SPI_DOUT: in std_logic;

CLK_DIV_SPI_DI: out std_logic;
CLK_DIV_SPI_DO: in std_logic;
```

Yay those cheap #hardware #ethernet phy #pmod -LIKE things work with the pico-ice #ice40 #FPGA . Thanks for your help with RMII interface @dutracgi ! #embedded #HDL #RTL #Verilog #VHDL #HLS https://github.com/JulianKemmerer/PipelineC/blob/master/examples/pico-ice/ice_makefile_pipelinec/ethernet_top.c

Exciting update for the ROHD community! We're pleased to announce the release of ROHD Cosim v0.3.0, now supporting in/out ports and Verilator for enhanced simulation. Also, ROHD v0.6.2 is out, featuring some bug fixes and improved adder syntax in SystemVerilog. https://buff.ly/3WLth4y #rohd #opensource #hardware #hdl #cosim #verilator

Hi, I’m Max! I’m an engineer passionate about both hardware & software. I'm a Principal Engineer at Intel helping to shape the future of hardware, and I lead the open-source ROHD project, making hardware development more accessible and fun.

I enjoy working on personal projects (especially with Dart), snowboarding , gaming , and exploring new tech.

Excited to connect with folks in open-source, hardware, and beyond!

Come learn some PipelineC #HDL basics featuring the pico-ice dev board from tinyVision.ai! It has a Lattice Semiconductor @latticesemi #ice40 #FPGA and @Raspberrypi. This intro talk will cover #LED, #UART, and #VGA projects using OSS CAD Suite tools. #hardware #RTL #Verilog #VHDL #HLS

#Xilinx could have had a PERFECTLY FINE VALID-READY INTERFACE if it wasn't for that IMPORTANT note WHY! GAH! #hardware #FPGA #HDL #RTL #Verilog #VHDL

In the mood for the littlest bit of #FPGA #GameDev? Check out this pico-ice based #pong demo. Just need #VGA #pmod and #UART connected to host PC. #HDL #hardware #RTL #Verilog #VHDL #HLS #lattice #ice40 https://github.com/JulianKemmerer/PipelineC/blob/master/examples/pico-ice/ice_makefile_pipelinec/pong_top.c